![]() ![]() ![]() ![]() ![]() ![]() ![]() ![]() ![]() ![]() ![]() ![]() |
|
|
![]() ![]() |
||
Trabajos Prácticos |
||
TP1 TP2 TP3 TP4 TP5 TP6 TP7 TP8 TP9 TP10 TP11 TP12 TP13 |
Ejercicio n° 1: Rehaga el cronograma de la figura 9.9 del capítulo 9 del libro, suponiendo primero que RA se cambia por un cerrojo, y luego que RA está sincronizado por flancos de subida. Ejercicio n° 2: Los protocolos para entrada y salida de datos de las figuras 9.14 y 9.15 obedecen a un esquema asíncrono para la comunicación entre la UCP y los periféricos. Otra solución es la síncrona: además de las líneas de datos, el bus contiene una línea de reloj por la que "viaja" la misma señal de reloj del secuenciador central u otra de menor frecuencia. El período de este reloj se llama "ciclo del bus". En este caso no hace falta "diálogo". Dibuje los posibles cronogramas para las operaciones de entrada y salida. Ejercicio n° 3: Amplíe la ruta de datos de Símplez para la versión "Símplez con pila" (apartado 5.4) Ejercicio n° 4: Suponga que la MP de Símplez se sustituye por otra en la que el ciclo es igual al tiempo de acceso (100 ns). Modifique el modelo procesal para, aprovechando este hecho, tratar de acelerar en lo posible la ejecución de las instrucciones. Dibuje los nuevos cronogramas. Ejercicio n° 5: Elabore el modelo procesal de Símplez para la versión "Símplez con pila" del apartado 5.6 Ejercicio n° 6: Dibuje el diagrama de estados para Símplez+i4. Tenga en cuenta que la presencia del modo de direccionamiento indirecto implica un ciclo de memoria que no es ni "de instrucción" ni "de operando", sino "de indirección", y que las interrupciones exigen considerar otro ciclo: el "de interrupción". Ejercicio n° 7: Considere estos cuatro microprogramas
para Símplez: |
|
![]() ![]() ![]() |
Esta página es mantenida por Gustavo Mercado
Ultima modificación 30-Julio-99 |